Université du Québec en Outaouais Département d'informatique et d'ingénierie
Sigle : INF4103  Gr. 01
Titre : Architecture des ordinateurs II
Session : Hiver 2007  Horaire et local
Professeur : Sellal, Kheireddine
1. Description du cours paraissant à l'annuaire :

Objectifs

Étudier le fonctionnement et la communication entre les différentes parties matérielles et logicielles d'un ordinateur à l'aide du langage d'assemblage. Apprendre les principes de base de la programmation structurée.

Contenu

Mise en contexte. Environnement de travail. Microprocesseurs x86. Fondements du langage d'assemblage. Concept des interruptions. Structure d'un programme en assembleur. Fondements de l'architecture PC. Instructions de base. La pile. Les procédures. Processus conditionnels. Manipulation des drapeaux. L'accès au clavier et à la souris. Données du BIOS en mémoire. Arithmétique entière. Étude détaillée de l'affichage. Décodage de l'heure et de la date. Ports d'entrée/sortie, application au haut-parleur. Opérateurs et techniques d'adressage. Approche pour bâtir un programme en assembleur. Utilisation d'un débogueur. Structures et macros. Conversions numériques et librairies. Passage de paramètres par la pile. Chaînes et matrices. Gestion de la mémoire. Traitement des fichiers. Interface avec un langage de haut niveau. Pointeurs et indirection, manipulation d'interruptions, nombres réels, instructions en virgule flottante. Génération de nombres pseudo-aléatoires. Programme TSR.
2. Objectifs spécifiques du cours :
  • Présenter les concepts fondamentaux des microprocesseurs
  • Décrire les modes d'adressage, le jeu d'instructions et le système de développement et de déboguage du M68HC12
  • Introduire les techniques de base de programmation en langage d'assemblage
  • Décrire les méthodes de passage des paramètres et d'appel de sous-programmes
  • Etudier le principe de fonctionnement des périphériques et l'organisation des mémoires
3. Stratégies pédagogiques :
La stratégie d'enseignement est basée sur :
  • des cours magistraux incluant des exercices d'application
  • des séances de laboratoire

La présence à l'heure indiquée au laboratoire est obligatoire. Aucune absence ne sera tolérée et le rapport ne sera pas accepté.

4. Heures de disponibilité ou modalités pour rendez-vous :
 
5. Plan détaillé du cours sur NaN semaines :
Semaine Thèmes Dates
1    Introduction

Rappels sur les systèmes de numération

Performance des ordinateurs

Historique des microprocesseurs

 12 jan. 2007 
2    Description du microcontrôleur M68HC12
  • Unité centrale
  • Mémoire
  • Périphériques d'entrée/sortie
  • Bus
Introduction du langage d'assemblage
  • Instruction machine
  • Modes d'adressage
  • Directives de l'assembleur
 19 jan. 2007 
3    Jeu d'instructions du M68HC12
  • Instructions de stockage
  • Instructions de transfert
  • Instructions arithmétiques
  • Instructions logiques
  • Instructions de test
  • Instructions de branchement

Laboratoire I (semaine du 22 janvier)

 26 jan. 2007 
4    Environnement de développement
  • Carte du M68HC912B32
  • Commandes du programme moniteur/débogeur (D-Bug12)

Laboratoire II (semaine du 29 janvier)

 02 fév. 2007 
5    Programmation avancée en langage d'assemblage
  • Types de données
  • Pile
  • Boucles
  • Sous-programmes
  • Appels de sous-programmes
  • Trame de la pile
  • Utilisation des sous-programmes du D-Bug12
 09 fév. 2007 
6    Ports parallèles
  • Port A
  • Port B
  • Port DLC
  • Port E
  • Port p
  • Port S
  • Port T
  • Port AD

Laboratoire III (semaine du 12 février)

 16 fév. 2007 
7    Exceptions et interruptions
  • Priorité
  • Sous-programmes d'interruption
  • Remise à zéro
  • Modes de fonctionnement

Laboratoire IV (semaine du 19 février)

 23 fév. 2007 
8    Semaine d'études 02 mars 2007 
9    Examen de mi-session 09 mars 2007 
10    Temporisateur
  • Comparaison des sorties
  • Capture d'entrées
  • Accumulateur d'impulsion
  • Modulateur d'impulsion
  • Interruption temps-réel

Laboratoire V (semaine du 12 mars)

16 mars 2007 
11    Entrées/sorties série
  • Interface asynchrone
  • Interface synchrone
  • Interface BDLC (Byte data link controller)

Mémoire

  • Configuration mémoire

Laboratoire VI (semaine du 19 mars)

 23 mars 2007 
12   

Microprocesseur - Partie I

  • Chemin des données
  • Unité de contrôle

Technique du pipeline

Types de microprocesseur

Applications

 30 mars 2007 
13    Vendredi saint 06 avr. 2007 
14    Microprocesseur - Partie II
  • Mémoire cache

Organisation des ordinateurs

  • Périphérique d'entrée/sortie

 13 avr. 2007 
15    Examen final 20 avr. 2007 
6. Évaluation du cours :

L'évaluation est l'appréciation du niveau d'apprentissage atteint par l'étudiant par rapport aux objectifs des cours et des programmes.

Dans le cas spécifique du cours Architecture des ordinateurs II l'attribution des notes se fera selon la répartition suivante:
  • Examen de mi-session 30%
  • Examen final 35%
  • Laboratoires 28%
  • Examen de laboratoire 7%

Il faut obtenir une moyenne minimale de 50 % aux travaux pratiques pour que les notes des travaux comptent.

7. Politiques départementales et institutionnelles :
8. Principales références :
  • C. F. M. Cady and J. M. Sibigtroth, Software and hardware engineering, New York, USA, Oxford University Press, 2000.
  • E. Han-Way Huang, MC68HC12 An introduction: Software and hardware interfacing, Clifton Park, USA, Delmar Learning, 2003.
  • A. Tanenbaum, Architecture de l'ordinateur, Paris, France, Dunod, 2001.
  • B. D. Patterson et J. Hennessy, Organisation et conception des ordinateurs, Paris, France, Dunod, 1994.
  • D. M. Mano and C. Kime, Logic and computer design fundamentals, New Jersey, USA, Prentice Hall,2000.
9. Page Web du cours :