Université du Québec en Outaouais Département d'informatique et d'ingénierie
Sigle : INF4023  Gr. 01
Titre : Architecture des ordinateurs I
Session : Automne 2018  Horaire et local
Professeur : Talbi, Larbi
1. Description du cours paraissant à l'annuaire :

Objectifs

Au terme de cette activité, l'étudiante, l'étudiant aura acquis les connaissances de base de l'architecture, de la structure et des principes de fonctionnement d'un ordinateur.

Contenu

Architecture et organisation d'un ordinateur. Représentation des nombres, arithmétique en compléments et codes numériques. Les portes logiques et l'algèbre de Boole. Techniques de simplification des circuits. Analyse et conception de circuits logiques combinatoires : demi-additionneur, additionneur, comparateur, décodeur, multiplexeur. Les circuits logiques programmables PAL. Mémoire morte ROM. Concept de mémoire dynamique. Circuits logiques séquentiels. Les bascules, registres et compteurs. Introduction à la conception de la machine à états. Table et graphe des états et réduction des états, synthèse de circuits séquentiels. Introduction d'un outil de conception assisté par ordinateur. Ce cours comporte des séances obligatoires de travaux pratiques (TP) de trois heures par semaine.

2. Objectifs spécifiques du cours :

Ce cours couvre 1 des 12 qualités requises des diplômés telles que définies dans les normes d’agrément des programmes de génie au Canada (http://www.engineerscanada.ca/fr/ressources-en-matiere-dagrement):

a. Qualité 1 : Connaissances en génie

  • Acquisition des principes de base pour l'analyse et la synthèse des circuits numériques
  • Étude des technologies de circuits intégrés
  • Étude des composants de mémoire
  • Introduction aux circuits numériques programmables et microprocesseurs

L'accent est mis sur les différentes fonctions des circuits intégrés plutôt que leur architecture interne.

3. Stratégies pédagogiques :
  • Cours magistraux incluant des exercices d'application
  • Travaux pratiques
4. Heures de disponibilité ou modalités pour rendez-vous :

Mardi : 10 h - 12 h

5. Plan détaillé du cours sur 15 semaines :
Semaine Thèmes Dates
1   

Introduction générale

Introduction. Circuits logiques et l’ordinateur. Mémoire principale. Mémoires secondaires, Entrées/Sorties. Systèmes de numération, binaire, octal et hexa. Conversion d'une base à l'autre. Compléments de nombres. Arithmétique binaire. Codes ASCII, BCD et Gray.

 04 sept. 2018 
2   

Systèmes numériques

Notions sur les circuits combinatoires. Algèbre de Boole. Portes logiques élémentaires: OU, ET, NON, N-OU, N-ET, OU-EX. Identités booléennes. Théorèmes de DeMorgan.

 11 sept. 2018 
3   

Techniques de simplification des circuits logiques

Table de vérité. Formes Maxterms et minterms. Simplification algébrique. Simplification par tables de Karnaugh. Fonctions à quatre variables. Cas indéterminés.

Travail pratique I : Portes logiques

 18 sept. 2018 
4   

Circuits logiques combinatoires

Procédure de conception. Additionneurs: Demi-additionneur et Additionneur complet. Soustracteurs. Convertisseurs. Procédure d'analyse. Circuits NAND. Circuits en NOR.

 25 sept. 2018 
5   

Applications I

Circuits MSI à logique combinatoire. Encodeurs. Décodeurs. Multiplexeurs. Démultiplexeurs. Implémentations basées sur le décodeur et le multiplexeur.

Travail pratique II : Simplification des circuits logiques

 02 oct. 2018 
6   

Semaine d'études

 09 oct. 2018 
7   

Examen de mi-session

 16 oct. 2018 
8   

Applications II

Mémoires : ROM, PROM, EPROM, EEPROM et composantes programmables : PLD, PLA, PAL.

 23 oct. 2018 
9   

Circuits logiques séquentiels

Classes de machines séquentielles. Bascules RS, D, T, JK. Bascules sensibles aux niveaux, aux transitions. Mémoire élémentaire (RAM), bascules tampons.

Travail pratique III : Circuits combinatoires: décodeurs, mux/demux

 30 oct. 2018 
10   

Synthèse de circuits séquentiels synchrones

Diagrammes d'états. Table de vérité. Minimisation et codages des états. Entrées asynchrones. Analyse et conception de circuits séquentiels synchrones.

 06 nov. 2018 
11   

Synthèse de circuits séquentiels synchrones

Représentations de Moore et de Mealy. Applications des bascules JK, D et T. Exemple de conception d'un compteur de séquences binaires.

Travail pratique IV : Éléments de base des circuits séquentiels

 13 nov. 2018 
12   

Compteurs

Compteurs synchrones et asynchrones. Compteurs croissants et décroissants. Compteurs à séquences non-binaires.

 20 nov. 2018 
13   

Registres et mémoires

Registres à décalage série et parallèle. Mémoires volatiles.

Caractéristiques des principales familles (TTL, ECL, CMOS et NMOS).

 27 nov. 2018 
14   

Révision

Solution et discussion des examens antérieurs.

Travail pratique V : Les compteurs et registres

 04 déc. 2018 
15   

Examen final

 11 déc. 2018 
6. Évaluation du cours :
  • Examen de mi-session 30 %
  • Examen final 45 %
  • Travaux pratiques (5) 25 % (Il faut obtenir une moyenne minimale de 50 % aux travaux pratiques pour que les notes des travaux comptent).

7. Politiques départementales et institutionnelles :
8. Principales références :
  • Référence principale : M. Morris Mano, Digital Design, Prentice-Hall.
  • Référence facultative : John P. Hayes, Introduction to Digital Logic Design, Addison Wesley.
9. Page Web du cours :
https://moodle.uqo.ca