| ||||
Sigle : GEN1183 Gr. 01 Titre : Systèmes digitaux Session : Automne 2005 Horaire et local Professeur : Rahmani, Naim Mohamed | ||||
1. Description du cours paraissant à l'annuaire : | ||||
ObjectifsAu terme de cette activité, l'étudiant(e) sera en mesure : d'analyser et de concevoir des systèmes digitaux simples et à les réaliser en laboratoire.ContenuReprésentation des nombres, arithmétique en compléments et codes digitaux. Algèbre de Boole. Circuits logiques combinatoires de base. Portes et, ou, ou exclusif. Circuits intégrés à petite échelle. Techniques de minimisation des circuits. Logique mixte. Circuits intégrés à moyenne échelle réalisant les fonctions de décodage, de multiplexage, de comparaison, d'arithmétique, ROM, PLA, PAL. Circuits logiques séquentiels de base. Bascules, registres, compteurs, RAM. Introduction aux machines à états séquentiels: table et graphe des états. Introduction à un outil de conception assistée par ordinateur. | ||||
2. Objectifs spécifiques du cours : | ||||
| ||||
3. Stratégies pédagogiques : | ||||
| ||||
4. Heures de disponibilité ou modalités pour rendez-vous : | ||||
5. Plan détaillé du cours sur 15 semaines : | ||||
Semaine | Thèmes | Dates | ||
1 |
Systèmes numériques Notions sur les circuits combinatoires. Systèmes de nombres. Représentation des nombres en base 2,8, 10 et 16. Conversion d'une base à l'autre. Compléments de nombres. Arithmétique binaire. Codes. |
08 sept. 2005 | ||
2 |
Portes logiques et algèbre booléenne Algèbre de Boole. Portes élémentaires: OU, ET, NON, N-OU, N-ET, OU-EX. Théorèmes de Boole et de Morgan. Table de vérité. |
15 sept. 2005 | ||
3 |
Simplification des circuits logiques Construction de la table de vérité. Maxterms et minterms. Simplification algébrique. Table de Karnaugh.Laboratoire 1 : Portes logiques et algèbre booléenne |
22 sept. 2005 | ||
4 |
Circuits logiques combinatoires Procédure de conception. Additionneurs. Soustracteurs. Convertisseurs. Procédure d'analyse. Circuits NAND. Circuits NOR.Laboratoire II : Simplification des circuits logiques |
29 sept. 2005 | ||
5 |
Applications Classification des circuits intégrés. Circuits MSI à logique combinatoire. Additionneur. Décodeurs. Codeurs. Multiplexeurs. Mémoire et composants programmables.Laboratoire III : Synthèse logique : présentation du logiciel de synthèse Quartus |
06 oct. 2005 | ||
6 |
Semaine d'études |
13 oct. 2005 | ||
7 |
Examen de mi-session |
20 oct. 2005 | ||
8 |
Circuits logiques séquentiels Classes de machines séquentielles. Bascules RS, D, T, JK. Bascules sensibles aux niveaux, aux transitions. Bascules tampon.Laboratoire IV : Circuits combinatoires : décodeurs/multiplexeurs |
27 oct. 2005 | ||
9 |
Synthèse de circuits séquentiels synchrones Diagrammes d'états. Table de vérité. Minimisation et codages des états. Entrées asynchrones. Analyses et conception de circuits séquentiels synchrones.Laboratoire V : Éléments de base des circuits séquentiels |
03 nov. 2005 | ||
10 |
Synthèse de circuits séquentiels synchrones (suite) |
10 nov. 2005 | ||
11 |
Compteurs, registres et mémoires Compteurs synchrones et asynchrones. Registres à décalage. Mémoires volatiles. |
17 nov. 2005 | ||
12 |
Compteurs, registres et mémoires (suite) Laboratoire VI : Les compteurs et registres |
24 nov. 2005 | ||
13 |
Familles de circuits intégrés logiques Terminologie. Caractéristiques des principales familles. TTL, ECL, CMOS et NMOS. |
01 déc. 2005 | ||
14 |
Familles de circuits intégrés logiques(cont.) |
08 déc. 2005 | ||
15 |
Examen final |
15 déc. 2005 | ||
6. Évaluation du cours : | ||||
Il faut obtenir une moyenne minimale de 50% aux travaux pratiques pour que les notes des travaux comptent. | ||||
7. Politiques départementales et institutionnelles : | ||||
| ||||
8. Principales références : | ||||
| ||||
9. Page Web du cours : | ||||