Sigle : GEN1243 Gr. 01 Titre : Conception de systèmes digitaux Session : Automne 2018 Horaire et local Professeur : Bougataya, Mohammed
|
Objectifs
Rendre l'étudiant capable de spécifier, de concevoir et de vérifier des systèmes digitaux à l'aide des outils modernes de conception assistée par ordinateur.
Contenu
Acquisition des notions de la logique mixte. Analyse et conception de systèmes logiques réels de complexité moyenne. Machines Séquentielles Algorithmiques. Modèle de Mealy et de Moore. Étude des séquenceurs synchrones et principalement synchrones. Réalisation de circuits et systèmes logiques au moyen de composants programmables et outils de conception récents (ROM, PAL, PLA, GAL, CPLD, FPGA, FPIC, HDL, VHDL, etc.). Introduction à la synthèse de haut niveau des circuits logiques. Conception de systèmes séquentiels par la méthode hiérarchique. Commande de périphériques analogiques par circuits séquentiels. Projet de conception par des outils CAO.
|
Le cours couvre 7 des 12 qualités requises des diplômés telle que définies dans les normes d'agrément des programmes de génie au Canada. (http://www.engineerscanada.ca/fr/ressources-en-matiere-dagrement) :
a. Qualité 1 : Connaissances en génie
b. Qualité 2 : Analyse de problèmes
c. Qualité 3 : Investigation
d. Qualité 4 : Conception
e. Qualité 5 : Utilisation d'outils d'ingénierie
f. Qualité 7 : Communication
g. Qualité 12 : Apprentissage continu
Les qualités 2, 3, 4, 7 et 12 sont mesurées dans ce cours pour fins de rétroaction.
Objectifs spécifiques
|
Qualité
|
Indicateurs
|
Introduit
|
Développé
|
Appliqué
|
- Spécifier, concevoir et vérifier les systèmes digitaux
- Approfondir la connaissance des circuits logiques et des systèmes numériques
- Conception à l'aide de composants modernes tels que le PLA (Programmable Logic Array) et les FPGA (Field Programmable Gate Array)
- Développer l'habileté à concevoir des circuits séquentiels synchrones de type contrôleur
- Développer ses capacités d'abstraction et de conception avec les langages HDL de haut niveau
- Appliquer les méthodes de conceptions aux systèmes programmables
- Se familiariser avec les notions de Prototypage rapide, vérification matérielle, placement et routage en conception des systèmes digitaux programmables dans l'environnement Xilinx ou Altera
|
2
|
3. Choisir un modèle et appliquer l'analyse appropriée pour résoudre un problème.
|
|
x
|
|
3
|
1. Formuler et tester des hypothèses de travail.
|
|
x
|
|
4
|
4. Vérifier la conformité de la conception par rapport au cahier des charges.
|
|
x
|
|
7
|
3. Créer des figures et des tableaux en respectant les règles de rédaction scientifique et technique.
|
|
x
|
|
4. Faire des présentations claires et structurées en utilisant la terminologie technique appropriée, et adapter la formule selon l'auditoire.
|
|
x
|
|
12
|
2. Trouver les ressources appropriées techniques et scientifiques.
|
|
x
|
|
|
Les formules pédagogiques suivantes seront utilisées :
- Cours magistral (une période par semaine).
- Projets en conception à réaliser en équipe.
- Séances de travaux pratiques (une période de 3 heures par semaine incluant les séances réservées au projet).
- Lecture personnelle.
Le cours consiste en :
- 39 heures de leçons magistrales
- 36 heures de travaux pratiques au laboratoire
- 6 heures d'examens
- Total : 81 heures
|
Consultation sur rendez-vous.
|
1 |
Introduction générale : processus de conception, représentations matérielles de la conception, prototypage rapide.
|
05 sept. 2018 |
2 |
VHDL : conception, simulation et synthèse de circuits et modules logiques à l'aide du langage de description matérielle VHDL.
Travail pratique 0 : Création des comptes, configuration et lancement des outils (Introduction à la simulation avec VHDL (13-18 septembre 2018)
|
12 sept. 2018 |
3 |
Systèmes numériques programmables : PLA, PAL, PLD, GAL. Exemple de conception avec la logique programmable.
Travail pratique I : Introduction à la simulation avec VHDL (20-25 septembre 2018)
|
19 sept. 2018 |
4 |
Logique mixte : principe de la logique mixte, portes standards et leurs équivalences, symbolisation et convention, analyse de circuits logiques mixtes, synthèse de fonctions en logique mixte, conversion d'un circuit de la logique standard à la logique mixte.
Travail pratique II : Représentation arithmétique binaire avec VHDL (27 septembre- 02 octobre 2018)
|
26 sept. 2018 |
5 |
Examen de mi-session
|
03 oct. 2018 |
6 |
Semaine d'études
|
10 oct. 2018 |
7 |
Machines séquentielles algorithmiques (MSA) : conception de systèmes logiques basés sur les machines séquentielles algorithmiques (MSA), familiarisation avec les grandes étapes d'analyse et de synthèse des MSA, aborder les différentes techniques de conception de circuits combinatoires pour l'étude des séquenceurs (machine à états finis).
Travail pratique III : Introduction à la plateforme de développement d'Altera (18-23 octobre 2018)
|
17 oct. 2018 |
8 |
Machines séquentielles algorithmiques (MSA) : conception de systèmes logiques basés sur les machines séquentielles algorithmiques (MSA), familiarisation avec les grandes étapes d'analyse et de synthèse des MSA, aborder les différentes techniques de conception de circuits combinatoires pour l'étude des séquenceurs (machine à états finis) (suite).
Travail pratique IV : L'affichage VGA (25-30 octobre 2018)
|
24 oct. 2018 |
9 |
Conception de circuits combinatoires : simplification de fonctions logiques par tableau de Karnaugh à variables inscrites, cas de deux variables inscrites, les multiplexeurs et décodeurs ainsi que les circuits programmable PLD.
Travail pratique V : La modélisation en VHDL avec ISE: Fondation de Xilinx (1-6 novembre 2018)
|
31 oct. 2018 |
10 |
Programmation des MSA.
|
07 nov. 2018 |
11 |
Conception avec la logique séquentielle : étude approfondie des machines séquentielles algorithmiques synchrones et principalement synchrones et conception de contrôleurs complets en tenant compte de considérations pratiques de grande importance.
|
14 nov. 2018 |
12 |
Circuits intégrés programmables et leurs outils de synthèse : aperçu sur les PLD complexes, la famille MAX d'Altera et la famille MACH D'AMD, la famille FLASH de Cypress, les familles XC7000 et XC9000 de Xilinx
|
21 nov. 2018 |
13 |
Présentations : sujets spéciaux en développement technologique dans le domaine des systèmes numériques.
|
28 nov. 2018 |
14 |
Présentations orales des projets, démonstrations au laboratoire.
|
05 déc. 2018 |
15 |
Examen final
|
12 déc. 2018 |
Outils d'évaluation |
Pondération |
Indicateurs mesurés |
Examen de mi-session |
20 % |
2.3 et 4.4 |
Examen final |
35 % |
2.3 et 4.4 |
Projet : (sera déterminé durant les deux premières semaines de la session) |
20 % |
3.1, 7.3, 7.4 et 12.2 |
Travaux pratiques (6) |
20 % |
2.3 et 4.4 |
Sujets spéciaux en développement technologique dans le domaine des systèmes numériques programmables |
5 % |
7.4 |
Par indicateur mesuré, on entend qu'à la fin du cours, un niveau de performance (0, 1, 2, 3) est donné pour chaque indicateur et pour chaque étudiant selon la grille ci-dessous.
Indicateurs |
Niveau 0 |
Niveau 1 |
Niveau 2 |
Niveau 3 |
2.3 - Choisir un modèle et appliquer l'analyse appropriée pour résoudre un problème.
|
Choix du modèle et analyse inacceptable
|
Choix du modèle acceptable, mais analyse partielle
|
Choix du modèle acceptable et analyse adéquats
|
Choix du modèle et analyse remarquables
|
3.1 - Formuler et tester des hypothèses de travail.
|
Formulation inacceptable et tests inadéquats
|
Formulation et tests partiels
|
Formulation et tests adéquats
|
Formulation et tests remarquables
|
4.4 - Évaluer les résultats obtenus et formuler des conclusions
|
Évaluation et/ou conclusion inexistantes
|
Évaluation et conclusions partielles
|
Évaluation et conclusions acceptables
|
Évaluation et conclusions remarquables
|
7.3 - Créer des figures et des tableaux respectant les règles de rédaction scientifique et technique.
|
Création de figures et de tableaux inadéquate ou inexistante
|
Création de figures et de tableaux acceptable, mais conformité aux règles insuffisante
|
Création de figures et de tableaux conforme aux règles
|
Création de figures et de tableaux remarquable
|
7.4 - Faire des présentations claires et structurées en utilisant la terminologie technique appropriée, et adapter la formule selon l'auditoire.
|
Présentation inacceptable ou inexistante
|
Présentation acceptable, mais usage de la terminologie et/ou adaptation à l’auditoire inadéquat
|
Présentation, usage de la terminologie et adaptation à l’auditoire adéquat
|
Présentation, usage de la terminologie et adaptation à l’auditoire remarquables
|
12.2 -Trouver les ressources appropriées techniques et scientifiques.
|
Ressources trouvées insuffisantes ou inappropriées
|
Trouve partiellement les ressources appropriées
|
Trouve les ressources appropriées, mais n’en tire pas complètement profit
|
Trouve les ressources appropriées et en tire pleinement profit
|
Il faut obtenir une moyenne minimale de 50 % aux travaux pratiques pour que les notes des travaux comptent.
Attention : La présence aux cours est obligatoire. Trois absences ou plus mèneront à un échec automatiquement.
|
|
- David J. Comer, "Digital logic and state machine design", 3e Edition, New York : Oxford University Press, c1995, ISBN 0195107233, Pages : 573.
- Digital Design : Principles and Practices, Wakerly, John F. ISBN 10 : 0131863894 / ISBN 13 : 9780131863897, 2005.
- CMOS VLSI Design : A Circuits and Systems Perspective, 3/E , Neil Weste, Macquarie University and The University of Adelaide , David Harris, Harvey Mudd College , ISBN-10 : 0321149017, ISBN-13 : 9780321149015, Addison-Wesley, 2005, 800 pp.
- Digital Principles and Design with CD-ROM, 1st Edition, Donald D. Givone, SUNY BUFFALO ©2003, ISBN-13 9780072551327. Mc-Graw Hill.
- Fundamentals of Digital Logic with VHDL Design with CD-ROM, 3rd Edition, 2009.
- Stephen Brown, Associate Professor, Dept. of Electrical and Computer Engineering, University of Toronto, Zvonko Vranesic, Professor, Dept. of Electrical and Computer Engineering and Computer Science University of Toronto, 960 pages ©2009, ISBN-13 9780077221430. Mc-Graw Hill.
- Contemporary Logic Design, 2/E, Randy H. Katz, Gaetano Borriello, ISBN-10: 0201308576, ISBN-13 : 9780201308570, Prentice Hall, 2005, Paper; 608 pp.
- Fundamentals of Logic Design, 5th edition, Charles H. Roth, 2001, Thomson Learning, ISBN:0534378048.
- Computer Systems Design and Architecture, 2/E, Vincent P. Heuring, Harry F. Jordan, Boulder, ISBN-10 : 0130484407, ISBN-13 : 9780130484406, Prentice Hall, 2004, Paper; 608 pp.
- Application Specific Integrated Circuits, Michael John Sebastian Smith, Addison-Wesley, 1026 pp, August 1997, ISBN13 : 9780201500226, ISBN10 : 0-201-50022-1.
- A Designer's Guide to VHDL Synthesis, Ott, Douglas E., Wilderotter, Thomas J., Kluwer Academic Publishers, v. 4, no. 1, November 2007, ISBN :9780792394723, 340 pages.
- Logic Synthesis Using Synopsys, Pran Kurup and Taher Abbasi, Kluwer Academic, ISBN10 : 079239786X, ISBN13 : 9780792397861, 2ND 1997.
- Principle of CMOS VLSI design : A Systems Perspective. N.H.E. Weste, Kamram Eshraghian. Addison-Wesley, 1993, second edition, ISBN 10 : 0201533766 / ISBN 13 : 9780201533767.
- Digital Design : Principles and Practices Package, 4/E , John F. Wakerly, Cisco Systems, Inc. Stanford University, ISBN-10 : 0131733494 ISBN-13 : 9780131733497, Prentice Hall, 2006, 928 pp. 0131863894.
- The Designer's Guide to VHDL, Ashenden, Peter J. ISBN 10 : 1558606742 / ISBN 13 : 9781558606746, 2001.
|
https://moodle.uqo.ca |